DRAM

De la Viquipedia, l'enciclopedia lliure

La Dynamic Random Access Memory (DRAM) es una memoria electronica d'acces aleatori, que es fa servir principalment en els moduls de memoria RAM i en altres dispositius, com a memoria principal del sistema. Es denomina dinamica, ja que per a mantenir emmagatzemat una dada, cal revisar el mateix i recarregar-lo, cada cert periode, en un cicle de refresc. El seu principal avantatge es la possibilitat de construir memories amb una gran densitat de posicions i que encara funcionin a una velocitat alta: en l'actualitat es fabriquen integrats amb milions de posicions i velocitats d'acces amidats en milions de bit per segon. Es una memoria volatil, es a dir quan no hi ha alimentacio electrica, la memoria perd la informacio que tenia emmagatzemada. Inventada a la fi dels anys seixanta, es una de les memories mes utilitzades en l'actualitat.^[1]

es fa servir principalment com a moduls de memoria principal d'ordinadors i altres dispositius. El seu principal avantatge es la possibilitat de construir memories amb una gran densitat de posicions i que encara funcionin a una velocitat alta: actualment es fabriquen integrats amb milions de posicions i velocitats d'acces mesurats en milions de bits per segon.

Com la resta de tipus de RAM, es volatil de manera que si s'interromp l'alimentacio electrica la informacio emmagatzemada es perd. Va ser inventada a finals dels seixanta i es una de les memories mes usades actualment.^[1] DRAM va tenir un augment del 47% en el preu per bit el 2017, el salt mes gran en 30 anys des del salt del 45% el 1988, mentre que en els darrers anys el preu ha estat baixant.^[2]

La memoria dinamica va ser desenvolupada als laboratoris d'IBM passant per un proces evolutiu que la va portar a fer servir 6 transistors a nomes un condensador i un transistor, com la memoria DRAM que coneixem avui. La invencio d'aquesta darrera la va fer Robert Dennard^[3] qui va obtenir una patent nord-americana el 1968^[4] per una memoria fabricada amb un sol transistor d'efecte de camp i un condensador.

IBM estava encaminat a millorar els seus equips de comput, com per exemple la linia System 360: el model 25 el 1968 ja incloia un ScratchPad (una mena de memoria cau controlada per programari) en forma d'integrats 5 vegades mes rapids que la memoria principal basada en nuclis de ferrita.^[5] Donat el model de negocis d'IBM que consistia a vendre o arrendar ordinadors,^[6] un negoci rendible, per a IBM lus de DRAM es reduia a ser el complement de la memoria principal basada en nuclis magnetics. No hi va haver interes a comercialitzar aquest tipus de memories per a altres fabricants ni tampoc es va pensar a usar les tecnologies d'estat solid tipus SRAM o DRAM per construir la memoria principal. L'empresa Intel va ser creada per aprofitar aquesta oportunitat de negocis: Gordon Moore, observava que fa temps la industria dels semiconductors s'havia estancat, malgrat existir potencials usos dels integrats de silici com la fabricacio de SRAM i DRAM.^[7]

Encara que Intel es va iniciar amb SRAM com la i1101 i la i3101, el primer producte rendible va ser l'integrat de DRAM i1103 de 1024 bits. L'i1103 llancat el 1970 estava format per cel*les de memoria amb 3 transistors tipus PMOS i un condensador,^[8] estava organitzat en un arranjament de 32 files i 32 columnes, empacat en un encapsulat de 18 pins i amb un cost d'1 centim per bit era un fort competidor per a les memories de nucli. La produccio i qualitat de l'integrat era dificil de mantenir, fet que es va demostrar quan Intel va lliurar part de la produccio a una altra empresa anomenada Microelectronics Integrated Limited (MIL) que al principi va poder obtenir millors resultats que la mateixa Intel, pero despres del canvi important en el proces de fabricacio no va ser capac de produir.^[7]

La memoria i1103 era molt primitiva en comparacio a les DRAM de l'actualitat, tot i aixi es comportava millor que la memoria de nucli i amb un preu menor. A finals de 1971 s'havia convertit en el producte dominant per a la fabricacio de memoria principal i era usat per 14 entre 18 dels principals fabricants d'ordinadors,^[9] guanyant el malnom "core killer".^[10]

Vora l'any 1973 Intel i altres fabricants construien els seus integrats de memoria DRAM emprant un esquema en el qual s'augmentava un pin cada vegada que es doblava la capacitat. D'acord amb aquest esquema, un integrat de 64 kbits tindria 16 pins nomes per a les adreces. Dintre dels costos mes importants pel fabricant i l'ensamblador de circuits impresos estava la quantitat de pins de l'empaquetatge i en un mercat tan competit era crucial tenir els menors preus. A causa d'aixo, un integrat amb una capacitat de 16 pins i 4Kb de capacitat va ser un producte d'exit pels usuaris, que trobaven als integrats de 22 pins, oferts per Intel i Texas Instruments menys costosos.

El llancament de la memoria MK4096 de 4K, amb un sol transistor per cel*la i amb adrecament multiplexat sorgit del treball de Robert Proebsting qui observa que en les cel*les amb un sol transistor, era impossible accedir a la informacio en una posicio, enviant al mateix temps les dades de fila i columna a la matriu: calia doncs enviar els senyals un despres de l'altra. La solucio a nivell de la cel*la conduia a un estalvi en l'empaquetatge, ja que l'adreca podria rebre's en dues etapes, reduint la quantitat de pins usats. Per exemple per a un integrat de 64 Kb es passava de 16 pins dedicats a solament 8 i dos mes per a senyals de control extres. La multiplexacio en el temps es un esquema d'adrecament que porta molts avantatges, a costa d'uns pocs canvis en el circuit extern, de manera que va esdevenir un estandard de la industria que encara es mante. Molta de la terminologia usada en la fulla de dades del MK4096 encara es fa servir i molts dels parametres de temporitzacio com el retard RAS a CAS van ser instaurats amb aquest producte, entre altres aspectes.^[11]

La cel*la de memoria es a la unitat basica de qualsevol memoria, capac d'emmagatzemar un Bit en els sistemes digitals. La construccio de la cel*la defineix el funcionament d'aquesta, en el cas de la DRAM moderna, consisteix en un transistor d'efecte de camp i un condensador. El principi de funcionament basic, es senzill: una carrega s'emmagatzema en el condensador significant un 1 i sense carrega un 0. El transistor funciona com un interruptor que connecta i desconnecta al condensador. Aquest mecanisme pot implementar-se amb dispositius discrets i de fet moltes memories anteriors a l'epoca dels semiconductors, es basaven en arranjaments de cel*les transistor-condensador.

Les cel*les en qualsevol sistema de memoria, s'organitzen en la forma de matrius de dues dimensions, a les quals s'accedeix per mitja de les files i les columnes. En la DRAM aquestes estructures contenen milions de cel*les i es fabriquen sobre la superficie de la pastilla de silici formant arees que son visibles a primera vista. Normalment les memories DRAM s'agrupen en els anomenats DIMMs (Dual Inline Memory Modules) que poden contenir diversos xips DRAM i que comuniquen els diferents xips amb els busos de memoria.

En l'exemple tenim un arranjament de 4x4 cel*les, en el qual les linies horitzontals connectades a les comportes dels transistors son les files i les linies verticals connectades als canals dels FET son les columnes.

Per a accedir a una posicio de memoria es necessita una adreca de 4 bits, pero en les DRAM les adreces estan multiplexades en temps, es a dir s'envien a parts iguals. Les entrades marcades com a0 i a1 son el bus d'adreces i pel mateix entra la direccio de la fila i despres la de la columna. Les adreces es diferencien per mitja de senyals de sincronitzacio anomenats RAS (de l'angles Row Address Strobe) i CAS (Column Address Strobe) que indiquen l'entrada de cada part de l'adreca.

la latencia CAS es el temps de retard que transcorre entre el moment en que un controlador de memoria demana al modul de memoria d'accedir a una columna en particular de la memoria en un modul de memoria DRAM, i el moment en que les dades demanades son disponibles als pins de sortida del modul.^[12]

- Les columnes son precarregades a un voltatge igual a la meitat del voltatge d'1 logic. Aixo es possible, ja que les linies es comporten com grans condensadors, donada la seva longitud tenen un valor mes alt que la dels condensadors en les cel*les.

- Una fila es energitzada per mitja del descodificador de files que rep la direccio i el senyal de RAS. Aixo fa que els transistors connectats a una fila condueixin permetent la connexio electrica entre les linies de la columna i una fila de condensadors. L'efecte es el mateix que es produeix al connectar dos condensadors, uneixo carregat i altre de carrega desconeguda: es produeix un balanc que deixa als dos amb un voltatge molt similar, compartint les carregues. El resultat final depen del valor de carrega en el condensador de la cel*la connectada a cada columna. El canvi es petit, ja que la linia de columna es un condensador mes gran que el de la cel*la.

- El canvi es amidat i amplificat per una seccio que conte circuits de realimentacio positiva: si el valor a amidar es menor que el de la meitat del voltatge d'1 logic, la sortida sera un 0, si es major, la sortida es regenera a un 1. Funciona com un arrodoniment.

- La lectura es realitza en totes les posicions d'una fila de manera que en arribar la segona part de l'adreca, es decideix com es la cel*la desitjada. Aixo succeeix amb el senyal CAS. La dada es lliurada al bus de dades per mitja de la linia D.O. i les cel*les involucrades en el proces son reescrites, ja que la lectura de la DRAM es destructiva.

L'escriptura en una posicio de memoria te un proces similar al de dalt, pero en comptes de llegir el valor, la linia de columna es duu a un valor indicat per la linia D.I. i el condensador es carregat o descarregat. El flux de la dada es mostrat amb una linia gruixuda en el grafic.

Les memories DRAM han anat evolucionant amb la millora de la integracio dels xips i s'espera que en poc temps arribi als 4 Gb (Giga bits) de capacitat de memoria per xip. L'altra cosa que l'ha anat fent millorar es la reduccio del voltatge dels chips que han anat passant dels 5 Volts als 1,8 Volts de l'actualitat cosa que ha fet baixar el consum.

Les primeres DRAM que van apareixer eren asincrones, es a dir, que els seus busos no tenien la mateixa frequencia de rellotge o un multiple d'ella que la frequencia de rellotge de la CPU que les utilitzava, aixo provocava que les esperes o latencies per fer-la servir eren mes elevades que si foren asincrones, ja que les esperes es devien al fet que s'havien de sincronitzar, ja que no ho estaven.

Per millorar les esperes primer es va desenvolupar el que s'anomena burst mode access que permetia fer com una mena de prefetching amb les dades que s'havien de posar al bus per tal de reduir els cicles de rellotge d'un acces.

Amb aquest metode que en cada sequencia de CAS i RAS es porten quatre vegades mes de dades i es redueixen els temps d'espera, ja que es realitzen menys CAS que als sistemes inicials en els quals per cada bloc de 64 bits s'havien de fer un CAS i un RAS.

Aixo intentava contrarestar el fet de les esperes per l'asincronia, pero ben aviat es va passar a desenvolupar la DRAM de manera que fos sincronica amb el rellotge de la CPU, apareixien les SDRAM.

Cada bit de dades en una DRAM s'emmagatzema com a carrega electrica positiva o negativa en una estructura capacitiva. L'estructura que proporciona la capacitancia, aixi com els transistors que controlen l'acces a aquesta, es denominen col*lectivament "cel*la DRAM". Son el bloc de construccio fonamental a les matrius DRAM. Hi ha multiples variants de cel*les de memoria DRAM, pero la variant mes utilitzada a les DRAM modernes es la cel*la d'un transistor, un capacitor (1T1C). El transistor s'utilitza per admetre corrent al condensador durant les escriptures i per descarregar el condensador durant les lectures. El transistor d'acces esta dissenyat per maximitzar la potencia de la unitat i minimitzar les fuites de transistor a transistor (Kenner, pag. 34).

El condensador te dos terminals, un dels quals esta connectat al transistor d'acces i l'altre a terra o V_CC/2. A les DRAM modernes, aquest ultim cas es mes comu, ja que permet un funcionament mes rapid. A les DRAM modernes, un voltatge de +V_CC/2 a traves del condensador cal emmagatzemar-ne un de logic; i un voltatge de -V_CC/2 a traves del condensador cal per emmagatzemar un zero logic. La carrega electrica emmagatzemada al condensador es mesura en colombi. Per a una logica, el carrec es: ${\textstyle Q={V_{CC} \over 2}\cdot C}$, on Q es la carrega en coulombs i C es la capacitancia en faradis. Un zero logic te una carrega de: ${\textstyle Q={-V_{CC} \over 2}\cdot C}$.^[13]

Llegir o escriure una logica requereix que la linia de paraules es condueixi a un voltatge mes gran que la suma de V_CC i el voltatge de llindar del transistor d'acces (V_TH). Aquest voltatge es diu V_CC bombejat (V_CCP). El temps requerit per descarregar un condensador depen de quin valor logic s'emmagatzema al condensador. Un condensador que conte un logic comenca a descarregar quan el voltatge a la terminal de porta del transistor dacces esta per sobre de V_CCP. Si el condensador conte un zero logic, es comenca a descarregar quan el voltatge del terminal de la porta esta per sobre V_TH.^[14]

• nano-RAM: RAM amb nanotubs de carboni.
• SRAM: RAM estatica.
• Flaix: memoria flaix.
• E2PROM: memoria esborrable electricament.
• ReRAM: memoria RAM resistiva.
• FeRAM: memoria ferromagnetica.
• MRAM: memoria RAM magnetorresistiva

• Keeth, Brent; Baker, R. Jacob; Johnson, Brian; Lin, Feng. Wiley. DRAM Circuit Design: Fundamental and High-Speed Topics, 2007. ISBN 978-0470184752.
• Jacob, Bruce; Wang, David; Ng, Spencer. Memory Systems: Cache, DRAM, Disk. Morgan Kaufmann, 2010. ISBN 978-0-08-055384-9.

Obtingut de <<https://ca.wikipedia.org/w/index.php?title=DRAM&oldid=34813905>>

Categoria:

• Memoria informatica

Categories ocultes:

• Articles amb referencies sense format
• Articles amb la plantilla Webarchive amb enllac wayback
• Control d'autoritats