Complementary metal-oxide-semiconductor

aus Wikipedia, der freien Enzyklopadie

Complementary metal-oxide-semiconductor (engl.; ,,komplementarer / sich erganzender Metall-Oxid-Halbleiter"), Abk. CMOS, ist eine Bezeichnung fur Halbleiterbauelemente, bei denen sowohl p-Kanal- als auch n-Kanal-MOSFETs auf einem gemeinsamen Substrat verwendet werden.^[1]

Unter CMOS-Technik versteht man

• sowohl den verwendeten Halbleiterprozess, der zur Realisierung von integrierten digitalen wie analogen Schaltungen (ICs) verwendet wird,
• als auch eine Logikfamilie, die 4000er-Serie.

Auch viele nachfolgende Logikfamilien basieren auf der CMOS-Technik. Die Technik wurde 1963 von Frank Wanlass beim Halbleiterhersteller Fairchild Semiconductor entwickelt und auch patentiert.^[2][3] CMOS-Prozesse sind heutzutage die meistgenutzten fur die Herstellung von Logikfamilien-Bausteinen.

Das Grundprinzip der CMOS-Technik in der Digitaltechnik ist die Kombination von p-Kanal- und n-Kanal-Feldeffekttransistoren. Dabei wird die gewunschte Logikoperation zum einen in p-Kanal-Technik (als Pull-Up-Pfad) und zum anderen in n-Kanal-Technik (als Pull-Down-Pfad) entwickelt und in einer Schaltung zusammengefuhrt. Durch die gleiche Steuerspannung jeweils zweier komplementarer Transistoren (einmal n-Kanal, einmal p-Kanal) sperrt immer genau einer, und der andere ist leitend. Eine niedrige Spannung von ca. 0 V am Eingang (E) des Inverters entspricht dabei der logischen ,,0". Sie sorgt dafur, dass nur die p-Kanal-Komponente Strom leitet und somit die Versorgungsspannung mit dem Ausgang (A) verbunden ist. Die logische ,,1" entspricht einer hoheren positiven Spannung und bewirkt, dass nur die n-Kanal-Komponente leitet und somit die Masse mit dem Ausgang verbunden ist.

Im Vergleich zur NMOS-Logik muss zwar immer die doppelte Anzahl von Transistoren auf einen Chip aufgebracht werden, da der Arbeitswiderstand der NMOS-Realisierung in CMOS durch einen PMOS-Transistor ersetzt wird. Der PMOS-Transistor lasst sich aber leichter in ICs integrieren als ein Widerstand. Ein Widerstand produziert zudem unerwunschte Warme, solange der Transistor leitend ist. Da auf Widerstande in der CMOS-Technik im Gegensatz zur NMOS-Technik verzichtet werden kann, entsteht ein Vorteil: Der Strom (von der Versorgungsspannung zur Masse) fliesst nur im Umschaltmoment. (Bei der NMOS-Realisierung besteht das Problem, dass sich im leitenden Zustand ,,die starke Null" (0) von unten gegenuber ,,der schwachen Eins" (H) von oben durchsetzen muss (vgl. IEEE 1164) und dadurch fortlaufend ein Strom von oben fliesst, solange der Transistor leitend bleibt.)

Die Stromaufnahme bzw. die Verlustleistung ist also - abgesehen vom wesentlich kleineren Kriechstrom - nur von der Umschalthaufigkeit (Taktfrequenz) und dem Storabstand abhangig. Aus diesem Grund werden die meisten binaren integrierten Schaltungen (Prozessoren, Arbeitsspeicher) zurzeit mit dieser Technik hergestellt. Die Verlustleistung ist daruber hinaus linear von der Taktfrequenz und quadratisch vom Storabstand abhangig (siehe Grafik).

Bei analogen Anwendungen werden die hohe Integrierbarkeit und die kapazitive Steuerung genutzt, die die MOSFETs ermoglichen. Durch das Einsparen der Widerstande und die Benutzung von aktiven Lasten (Stromspiegel als Quellen oder Senken) konnen Rauschabhangigkeiten und andere unerwunschte Effekte auf ein Minimum reduziert werden. Durch die grosse Frequenz-Bandbreite der Bauteile bei hohen Integrationen konnen sehr breitbandige Schaltkreise erstellt werden.

Die Verlustleistung hangt von der Art der Schaltungsrealisation ab. (Historische) CMOS-Schaltungen mit diskreten Bauelementen (wie z. B. der 74HCT00) weisen komplett andere Eigenschaften als CMOS-Gatter im Kern aktueller CPUs als integrierte Schaltung auf. Die Ruheleistungsaufnahme eines 74HCT00 liegt bei etwa 1 bis 2 mW pro Gatter, die eines Gatters in 130-nm-Technologie (ca. 2005) im Bereich von 10 pW pro Gatter und ist auch vom aktuellen Schaltzustand abhangig (am niedrigsten wenn alle Eingange auf ,,low" und am hochsten wenn der Ausgang auf ,,low" liegt).

Gleiches gilt fur die Verlustleistung beim Schalten, ein 74HCT00 lag im Bereich von 1 mW/MHz, allerdings auch erheblich abhangig von Betriebsspannung und Fan-Out. Aktuelle integrierte Schaltungen (2010, CPUs, GPUs) liegen im Bereich um 100 pW/MHz.^[4]

Die erlaubte Betriebsspannung von CMOS-Schaltungen steht im Datenblatt und kann zwischen 1,0 V uber 1,8 V und 3,3 V bei vielen Digital-CMOS liegen, bis zu 15 V bei Kleinsignal-ICs (MOS 4047) erreichen und bei Leistungs-CMOS (Class-D-Amps) bei Werten uber 100 V liegen.

CMOS-Eingange sind empfindlich gegenuber statischen Aufladungen, Uberspannungen und Spannungen ausserhalb der anliegenden Betriebsspannung, weshalb vor CMOS-Eingange, wenn technisch moglich, ein- oder zweistufige Schutzschaltungen gesetzt werden. Zum Beispiel werden Dioden gegen die beiden Betriebsspannungen oder spezielle Schutzschaltungen wie GgNMOS vorgesehen. Weiterhin besteht bei CMOS-Schaltungen und bei Uberspannungen an den Eingangen das Problem des sogenannten ,,Latch-Ups".

Unter HC-CMOS-Technik (H steht fur High Speed) versteht man die Weiterentwicklung der CMOS-4000-Logikfamilie, um die Geschwindigkeit der LS-TTL-Familie zu erreichen. HC-Eingange sind allerdings nicht voll kompatibel zu TTL-Ausgangspegeln. Daher wurde die HCT-CMOS-Technik entwickelt, bei der die CMOS-Transistorstruktur an die Ausgangsspannungspegel der TTL-Familie bei voller Pin-Kompatibilitat zu diesen angepasst wurde.^[5] Ein Mischen bzw. eine Kombination von TTL-mit HCT-CMOS-Schaltungen ist damit uneingeschrankt moglich.

Unter der BiCMOS-Technik versteht man eine Schaltungstechnik, bei der Feldeffekttransistoren mit Bipolartransistoren kombiniert werden. Dabei werden sowohl der Eingang als auch die logische Verknupfung in CMOS-Technik realisiert - mit den entsprechenden Vorteilen. Fur die Ausgangsstufe werden aber Bipolartransistoren eingesetzt. Dies bringt eine hohe Stromtreiberfahigkeit mit sich und eine geringe Abhangigkeit von der kapazitiven Last. Dafur werden in Logikschaltungen ublicherweise zwei weitere Transistoren und zwei Widerstande in der Schaltung benotigt. Das Eingangsverhalten entspricht einer CMOS-Schaltung, das Ausgabeverhalten einer TTL-Schaltung.

Mit BiCMOS gelingt es weiterhin, Logikschaltungen mit leistungselektronischen Schaltungsteilen auf einem Chip zu vereinen. Beispiele sind Schaltregler, die direkt an der gleichgerichteten Netzspannung betrieben werden konnen.

Die CMOS-Technik eignet sich durch ihren geringen Leistungsbedarf besonders fur die Herstellung von integrierten Schaltungen. Diese finden Verwendung in allen Bereichen der Elektronik, zum Beispiel Digitaluhren oder in der Kfz-Elektronik. Ausserdem werden mit ihr Speicherelemente, Mikroprozessoren und Sensoren (zum Beispiel Fotodetektoren in Form von CMOS-Sensoren fur die Digitalfotografie oder Spektroskopie) gefertigt.

Auch bei analogen Anwendungen wird die CMOS-Technik eingesetzt. So sind CMOS-Operationsverstarker erhaltlich, die sich durch einen extrem hohen Eingangswiderstand und geringe Versorgungsspannung auszeichnen.^[6]

• R. Jacob Baker: CMOS Circuit Design, Layout, and Simulation (= IEEE Press series on microelectronic systems. Band 22). 4th Auflage. Wiley, IEEE Press, Piscataway, NJ 2019, ISBN 978-1-119-48151-5 (englisch).
• R. Jacob Baker: CMOS Mixed-Signal Circuit Design (= IEEE Press series on microelectronic systems). 2nd Auflage. IEEE Press, Wiley, Piscataway, NJ : Hoboken, N.J 2009, ISBN 978-0-470-29026-2 (englisch).
• Thomas Giebel: Grundlagen der CMOS-Technologie. Vieweg+Teubner Verlag, Wiesbaden 2002, ISBN 978-3-519-00350-2, doi:10.1007/978-3-663-07914-9.
• Simon M. Sze, Yiming Li, Kwok K. Ng: Physik der Halbleiterbauelemente. WILEY-VCH, Weinheim 2022, ISBN 978-3-527-41389-8.

• HMOS
• EEPROM

1. | R. Jacob Baker: CMOS circuit design, layout, and simulation. Fourth edition Auflage. Hoboken, New Jersey 2019, ISBN 1-119-48151-1 (englisch).
2. | Frank Wanlass, Chih-Tang Sah: Nanowatt logic using field-effect metal-oxide semiconductor triodes. In: 1963 IEEE International Solid-State Circuits Conference (February 20, 1963). Digest of Technical Papers. Vol. 6, 1963.
3. | Patent US3356858: Low stand-by power complementary field effect circuitry. Angemeldet am 18. Juni 1963, Erfinder: Frank M. Wanlass.
4. | Werte um 2010, konnen auch schon wieder langst uberholt sein
5. | An Introduction to and Comparison of 74HCT TTL Compatible CMOS Logic. Fairchild Semiconductor, Application Note 368, Marz 1984 (Memento vom 24. September 2013 im Internet Archive) (PDF; 85 kB) Abgerufen am 5. Marz 2013
6. | Laszlo Palotas: Elektronik fur Ingenieure. Vieweg+Teubner Verlag, 2003, ISBN 3-528-03915-9, S. 317 ff.

Abgerufen von ,,https://de.wikipedia.org/w/index.php?title=Complementary_metal-oxide-semiconductor&oldid=254186029"

Kategorien:

• Mikroelektronik
• Digitale Schaltungstechnik